PLC输入/输出滞后时间 (系统响应时间)简介.
    发布者:佚名  发布时间:2019-7-10 13:49:26

    PLC输入/输出滞后时间


    输入/输出滞后时间又称系统响应时间,是指可编程序控制器的外部输入信号发生变化的时刻至它控制的有关外部输出信号发生变化的时刻之间的时间间隔,它由输入电路滤波时间、输出电路的滞后时间和因扫描工作方式产生的滞后时间三部分组成。


    输入模块的CPU滤波电路用来滤除由输入端引入的干扰噪声,消除因外接输入触点动作是产生的抖动引起的不良影响,滤波电路的时间常数决定了输入滤波时间的长短,其典型值为10ms左右。


    输出模块的滞后时间与模块的类型有关,继电器型输出电路的滞后时间一般在10ms左右;双向可空硅型输出电路在负载接通时的滞后时间约为1ms,负载由导通到断开时的最大滞后时间为10ms;晶体管型输出电路的滞后时间约为1ms。由扫描工作方式引起的滞后时间最长可达到两个多扫描周期。可编程序控制器总的响应延迟时间一般只有几十ms,对于一般的系统是无关紧要的。要求输入—输出信号之间的滞后时间尽量短的系统,可以选用扫描速度快的可编程序控制器或采取其他措施。

    版权声明中国PLC网转载作品均注明出处,本网未注明出处和转载的,是出于传递更多苹果彩票开奖查询之目的,并不意味 着赞同其观点或证实其内容的真实性。如转载作品侵犯作者署名权,或有其他诸如版权、肖像权、知识产权等方面的伤害,并非本网故意为之,在接到相关权利人通知后将立即加以更正。联系电话:0571-87774297。
0571-87774297